Modelo de pantalla inteligente de 4,0 pulgadas: DMG48480F040_01W (Serie COF)

DWIN 480*RGB*480 COF Pantalla LCD

Características:

Basado en T5L0, ejecutando el sistema DGUS II.

● 4 pulgadas, resolución de 480*480 píxeles, 262K colores, IPS-TFT-LCD, amplio ángulo de visión.

● LCD inteligente con/sin TP.

● Estructura COF.Todo el circuito central de la pantalla inteligente está fijo en el FPC de LCM, caracterizado por una estructura liviana y delgada, bajo costo y fácil producción.

● 50 pines, incluidos IO, UART, CAN, AD y PWM del núcleo de la CPU del usuario para facilitar el desarrollo secundario.


Especificación

Descripción

Etiquetas de productos

Video

Especificación

DMG48480F040_01W
Información ASIC
ASIC T5L0 T5L0 ASIC es un ASIC de doble núcleo de un solo chip altamente integrado de bajo consumo, rentable, GUI y aplicación diseñado por DWIN Technology para LCD de tamaño pequeño y producido en masa en 2020.
Mostrar
Color 262K colores
Tipo de LCD IPS-TFT-LCD
Ángulo de visión Ángulo de visión amplio, valor típico de 85°/85°/85°/85°(L/R/U/D)
Área de visualización (AA) 71,86 mm (ancho) × 70,18 mm (alto)
Resolución 480*480
Iluminar desde el fondo CONDUJO
Brillo DMG48480F040_01WTC:200nit
DMG48480F040_01WTCZ01:200nit
DMG48480F040_01WTCZ02:50nit
DMG48480F040_01WN:250nit
Parámetros táctiles
Tipo CTP (panel táctil capacitivo)
Estructura estructura G+G
Modo táctil Punto de apoyo toque y arrastre
Dureza superficial 6H
Transmitancia de luz Más del 90%
Vida Más de 1,000,000 veces toque
Corriente de voltaje
Voltaje de alimentación 3.6~5.5V, valor típico de 5V
Corriente de operación 245mA, VCC=5V, retroiluminación máx.
75 mA, VCC=5V, retroiluminación apagada
Prueba de fiabilidad
Temperatura de trabajo -10~60℃
Temperatura de almacenamiento -20~70℃
Humedad de trabajo 10%~90%HR
Interfaz
Interfaz de usuario FPC de 50 pines_0,5 mm
Velocidad de transmisión 3150~3225600bps
Tensión de salida Salida 1; 3,0~3,3 V
Salida 0;0~0,3 V
Voltaje de entrada
(RXD)
Entrada 1; 3,3 V.
Entrada 0;0~0.5V
Interfaz UART2: TTL;
UART4: TTL; (solo disponible después de la configuración del sistema operativo)
UART5: TTL; (solo disponible después de la configuración del sistema operativo)
Formato de datos UART2: N81;
UART4: N81/E81/O81/N82; 4 modos (configuración del sistema operativo)
UART5: N81/E81/O81/N82; 4 modos (configuración del sistema operativo)
Interfaz externa
Alfiler Definición E/S descripcion funcional
1 5V I Fuente de alimentación, DC3.6-5.5V
2 5V I
3 TIERRA TIERRA TIERRA
4 TIERRA TIERRA
5 TIERRA TIERRA
6 AD7 I 5 ADC de entrada.Resolución de 12 bits en caso de fuente de alimentación de 3,3 V.Voltaje de entrada de 0-3,3 V.A excepción de AD6, el resto de los datos se envían al núcleo del sistema operativo a través de UART3 en tiempo real con una frecuencia de muestreo de 16 KHz.AD1 y AD5 se pueden usar en paralelo, y AD3 y AD7 se pueden usar en paralelo, lo que equivale a dos AD de muestreo de 32 KHz.AD1, AD3, AD5, AD7 se pueden usar en paralelo, lo que equivale a un AD de muestreo de 64 KHz;los datos se suman 1024 veces y luego se dividen por 64 para obtener un valor AD de 64 Hz y 16 bits mediante sobremuestreo.
7 AD6 I
8 AD5 I
9 AD3 I
10 AD2 I
11 3.3 O Salida de 3.3V, carga máxima de 150mA.
12 SPK O MOSFET externo para accionar zumbador o altavoz.La resistencia externa de 10K debe bajarse hasta el suelo para asegurarse de que el nivel de encendido sea bajo.
13 SD_CD E/S Interfaz SD/SDHC, SD_CK conecta un condensador de 22pF a GND cerca de la interfaz de la tarjeta SD.
14 SD_CK O
15 SD_D3 E/S
16 SD_D2 E/S
17 SD_D1 E/S
18 SD_D0 E/S
19 PWM0 O 2 salidas PWM de 16 bits.La resistencia externa de 10K debe bajarse hasta el suelo para asegurarse de que el nivel de encendido sea bajo.
El núcleo del sistema operativo se puede controlar en tiempo real a través de UART3
20 PWM1 O
21 P3.3 E/S Si usa RX8130 o SD2058 I2C RTC para conectarse a ambos IO, SCL debe conectarse a P3.2 y SDA debe conectarse a P3.3 en paralelo con un aumento de resistencia de 10 K a 3,3 V.
22 P3.2 E/S
23 P3.1/EX1 E/S Se puede usar como una entrada de interrupción externa 1 al mismo tiempo y admite modos de interrupción de nivel de voltaje bajo o de borde posterior.
24 P3.0/EX0 E/S Se puede usar como una entrada de interrupción externa 0 al mismo tiempo, y admite modos de interrupción de nivel de voltaje bajo o de borde posterior
25 P2.7 E/S interfaz de E/S
26 P2.6 E/S interfaz de E/S
27 P2.5 E/S interfaz de E/S
28 P2.4 E/S interfaz de E/S
29 P2.3 E/S interfaz de E/S
30 P2.2 E/S interfaz de E/S
31 P2.1 E/S interfaz de E/S
32 P2.0 E/S interfaz de E/S
33 P1.7 E/S interfaz de E/S
34 P1.6 E/S interfaz de E/S
35 P1.5 E/S interfaz de E/S
36 P1.4 E/S interfaz de E/S
37 P1.3 E/S interfaz de E/S
38 P1.2 E/S interfaz de E/S
39 P1.1 E/S interfaz de E/S
40 P1.0 E/S interfaz de E/S
41 UART4_TXD O UART4
42 UART4_RXD I
43 UART5_TXD O UART5
44 UART5_RXD I
45 P0.0 E/S interfaz de E/S
46 P0.1 E/S interfaz de E/S
47 CAN_TX O Interfaz CAN
48 CAN_RX I
49 UART2_TXD O UART2 (puerto serie UART0 del núcleo del sistema operativo)
50 UART2_RXD I
Solicitud

COFpu


  • Anterior:
  • Próximo:

  • Función principio de funcionamiento共用 COF开发流程图

     

    Productos relacionados